



Plan d'expériences et essais accélérés pour la qualification de la fiabilité des résistances CMS pour les dispositifs médicaux

Design of experiments and accelerated tests for the qualification of the reliability of SMD resistors for medical devices

INDMESKINE Fatima-Ezahra Univ Angers, LARIS, SFR MATHSTIC F-49000 Angers fatima-ezahra.indmeskine@etud.univangers.fr

MARCEAU Hélène TRONICO (TAME-COMPONENT) F-85660 Saint-Philbert-de-Bouaine hmarceau@tronico-alcen.com SAINTIS Laurent Univ Angers, LARIS, SFR MATHSTIC F-49000 Angers laurent.saintis@univ-angers.fr KOBI Abdessamad Univ Angers, LARIS, SFR MATHSTIC F-49000 Angers abdessamad.kobi@univ-angers.fr

Résumé—Le marché des dispositifs médicaux implantables actifs (DMIA) devrait connaître une croissance importante, mais il n'existe actuellement aucun consensus sur une norme de qualité médicale pour la qualification des composants électroniques qu'ils contiennent. Cet article propose une méthodologie de qualification des composants électroniques pour les DMIAs, basée sur le profil de mission des DMIA et la physique de la défaillance des composants électroniques. Des méthodes conventionnelles telles que les essais accélérés de durée de vie et les plans d'expérience sont utilisées. L'originalité ou l'intérêt de l'étude réside dans la combinaison des essais de durée de vie accélérés et des plans d'expérience de type plan produit de Taguchi. Les protocoles de tests de durée de vie accélérée ont été définis pour détecter les défauts plutôt que le vieillissement dans les chips résistifs hautement fiables. L'analyse statistique des résultats démontrent que les tests de surcharge électrique (Eletrical Overload) sont une méthode efficace pour détecter des défaillances et que le processus de fabrication peut influencer la robustesse des chips résistifs miniatures face aux facteurs environnementaux.

Mots-clefs — Tests de durée de vie accélérée, plans d'expériences, chips résistifs, dispositifs médicaux implantables actifs

Abstract — The market for active implantable medical devices (AIMD) is expected to grow significantly, but there is currently no consensus on a medical grade to qualify the electronic components they contain. This article proposes a methodology for qualifying electronic components for AIMDs based on the mission profile of AIMDs and the physics of failure of electronic components. Classical methods such as accelerated life testing and design of experiments are used. The highlight of the study is the combination accelerated life testing and design of experiments using Taguchi's crossed array design. The protocols for accelerated life testing is an effective method for detecting failure, and that the manufacturing process can influence the robustness of miniature resistive chips to environmental factors.

Keywords — Accelerated Life Testing, Design of Experiments, chip resistors, Active Implantable Medical Devices

18 19

1

8

9

10

I. INTRODUCTION

Les dispositifs médicaux implantables actifs (DMIAs), notamment les stimulateurs cardiaques et les implants cochléaires (permet de réhabiliter les surdités sévères et profondes), sont devenus un élément essentiel de la vie de nombreux patients. L'intégration de l'électronique dans ces dispositifs permet une meilleure surveillance et une intégration transparente. Cependant, il n'y a pas de normes de qualification de la fiabilité des composants qui suivent cette avancée technologique. En général, les DMIAs sont qualifiés sur la base de l'expérience acquise dans d'autres secteurs, tels que l'aviation et l'armée (Renard, 2018). L'absence d'un "medical grade" spécifique aux composants électroniques pour les DMIAs nécessite de maîtriser la fiabilité de ces composants par rapport au profil de mission des DMIAs [2], en particulier les composants couramment utilisés tels que les résistances. D'où l'objectif de cet article qui propose une méthodologie permettant de définir les tests de qualification les plus
 adaptés pour les composants électroniques dans le cadre d'une application médicale.

Ce travail est réalisé dans le cadre du projet RECOME (Reliability of Electronic Components for MEdical applications) qui vise à fournir un guide pour la qualification de la fiabilité des composants électroniques utilisés dans les DMIAs, avec une attention particulière pour les composants miniatures (0201 et 01005 en code métrique). En particulier, cette étude propose une méthodologie pour définir les tests de qualification des chips résistifs ou résistances CMS (composant monté en surface) sur la base des méthodes des plans d'expérience (Design of Experiments, DoE). Une approche similaire a été réalisée sur les condensateurs céramiques [3].

L'article sera organisé comme suit : la section II fournit un aperçu de la méthodologie proposée pour qualifier les composants électroniques à travers des profils de mission, la physique des défaillances, les tests de durée de vie accélérés et le plan d'expériences. La section III donne un exemple d'application de cette méthodologie sur les chips résistifs pour les DMIAs en définissant des tests de durée de vie accélérés et en analysant leurs résultats.

II. METHODOLOGIE

La méthodologie de qualification proposée définit des essais adaptés au profil de mission des DMIA et à la physique des défaillances qui en découle. Les essais sont obtenus par un plan d'expérience produit combinant les facteurs de conception et les facteurs de stress associés aux essais de durée de vie accélérés. La présente section donne un bref aperçu théorique de chaque aspect.

44 A. Profil de mission

39

65

66

67

68

69

70

71

72 73

74

75

45 Avant de qualifier un composant électronique, il est évidemment important de bien comprendre l'environnement dans lequel 46 il sera utilisé. En effet, en connaissant l'environnement prévu, le planificateur des essais de fiabilité saura quels facteurs de stress 47 environnementaux utiliser pendant les essais de fiabilité de manière à représenter de façon plus réaliste la fiabilité suivant son 48 profil de mission.

Le profil de mission est une représentation de toutes les conditions pertinentes auxquelles le composant électronique sera exposé dans son application cible, tout au long de son cycle de vie [4]. Pour générer un profil de mission, il est nécessaire de prendre en compte les contraintes environnementales, y compris les facteurs thermiques, mécaniques, de rayonnement, de poussière, d'humidité, chimiques et électromagnétiques. En outre, il est important de prendre en compte les différentes phases du cycle de vie du composant, telles que la stérilisation, le revêtement, le stockage et le transport, comme c'est le cas pour les DMIAs. Un aperçu des différentes contraintes environnementales rencontrées par les DMIAs au cours de leur cycle de vie a été détaillé dans un article précédent [2].

56 B. Physique de la défaillance

57 Une fois que le profil de mission du composant a été défini, il est important de comprendre comment le composant y réagira 58 physiquement. Les principes de la physique de la défaillance (Physics of failure, PoF) peuvent aider à analyser comment la 59 défaillance peut se produire dans différentes conditions environnementales.

Le stress est l'impact des charges environnementales sur un composant. Toute charge exercée sur le composant entraîne une
 répartition des contraintes au sein de la structure et du matériau du composant. "Le processus" de la contrainte dépend de facteurs
 technologiques tels que la taille et les propriétés des matériaux.

L'étude de la physique de la défaillance est particulièrement utile pour définir les plans d'expérience sur les facteurs de
 conception et les essais de durée de vie accélérée. Cela peut se faire de deux manières :

- 1. Essais accélérés : les modèles mathématiques physique de la défaillance décrivent la relation entre les facteurs environnementaux, tels que la température, l'humidité relative et les contraintes mécaniques, et la défaillance. Ces modèles décrivent les processus physiques qui se produisent lors d'une défaillance et/ou ceux qui la provoquent. La projection de ces informations sur le profil de la mission par une analyse des mécanismes, des modes de défaillance et de leurs effets (Failure Modes and Mecanisms & Effects Analysis, FMMEA) permet d'identifier les facteurs pertinents sur lesquels on doit se concentrer pour étudier la fiabilité du composant, ainsi que les types des essais de durée de vie accélérés à mettre en œuvre pour observer les défaillances pertinentes.
- 2. Conception du composant : la compréhension de la physique de la défaillance permet d'identifier et d'étudier les facteurs propres au composant qui contribuent à la défaillance, tels que le matériau, la taille ou la technologie du composant. Ces informations peuvent être utilisées pour établir un plan d'expériences qui permet de mieux comprendre leurs effets sur la fiabilité du composant.

76 *C. Essais de durée de vie accélérée*

L'objectif de l'essai de durée de vie accélérée (Accelerated Life Test, ALT) est d'observer les défaillances correspondant au profil de mission du composant dans pendant durées plus courtes. Par conséquent, les facteurs environnementaux identifiés servent comme point de départ pour définir le profil de l'essai accéléré. Ces facteurs, ainsi que les processus physiques impliqués dans la défaillance, indiquent les stress ou les combinaisons de stress à appliquer au composant pendant l'essai pour déclencher les défaillances. La FMMEA peut permettre de déterminer si un composant est plus susceptible de tomber en panne en raison de défauts qualité ou d'une dégradation tout le long de son profil de mission. Ces informations peuvent être utilisées pour définir les

procédures d'essai appropriées, dépendamment de l'objectif. Cet article se concentre sur les composants à haute fiabilité donc il
 omet la période de vie utile des composants.

1) Typologie d'ALT : orienté défauts qualité

Les défauts qualité se produisent normalement au début de la vie utile d'un composant électronique et se caractérisent par un taux de défaillance décroissant. Les défauts sont classés en deux catégories : a) les défauts de qualité qui peuvent être détectés par une inspection classique de contrôle de qualité (défauts de jeunesse), b) les défauts latents qui ne sont pas facilement perceptibles et qui nécessitent de soumettre le composant à des contraintes [5]. La méthodologie présentée dans cet article se concentre sur cette dernière catégorie de défauts.

En définissant un essai accéléré qui cible spécifiquement la détection des défauts, les durées d'essai peuvent être plus
 courtes, les contraintes peuvent être plus élevées et les mesures des paramètres d'intérêt (qui quantifie la réponse du composant)
 ne sont pas forcément aussi fréquentes.

2) Typologie d'ALT : orienté dégradation ou vieillissement

Les défaillances dues au vieillissement se produisent généralement vers la fin de la durée de vie d'un composant électronique
 et se caractérisent par un taux de défaillance croissant.

97 Les essais accélérés qui visent à induire une dégradation sont caractérisés par des contraintes relativement plus faibles, des 98 durées plus longues et des mesures plus fréquentes des paramètres électriques. Les pseudo-durées de vie sont extrapolées en 99 identifiant le temps où le paramètre de dégradation atteint un seuil de défaillance prédéfini. Ces essais accélérés fournissent des 90 données supplémentaires sur les défaillances grâce à l'extrapolation. Néanmoins, cet avantage n'est valide que lorsque l'on 91 dispose de modèles de dégradation appropriés pour les mécanismes de défaillance concernés [6].

102 D. Plan d'expérience

85

94

Un Plan d'expérience est une approche utile pour étudier la fiabilité des composants électroniques. Ses méthodes sont couramment utilisées pour l'optimisation des procédés, l'amélioration de la qualité et l'étude de la robustesse des composants. Par exemple, on peut vouloir étudier l'impact de la taille de la résistance sur sa durée de vie. On peut donc extrapoler la durée de vie de chaque taille de résistance en concevant des expériences avec différentes tailles, en appliquant des contraintes environnementales et en contrôlant d'autres facteurs tels que la valeur de la résistance et la technologie du film. Les plans factoriels de Taguchi [7] peuvent être utilisés pour expérimenter différentes combinaisons de ces facteurs.

La conception des plans d'expériences peut avoir des objectifs multiples. Les types de conception en fonction de l'objectif
 sont les suivants [8] :

- 111 1. Plans comparatifs pour comparer les résultats.
- 112 2. Les plans de sélection pour identifier les facteurs importants.
- 113 3. Surface de réponse pour modéliser la relation entre les facteurs et la réponse.
- 114 4. Modélisation de la régression pour estimer un modèle précis de la relation entre les facteurs et la réponse.
- 115 Cette étude se concentrera sur la méthodologie des surfaces de réponse et la modélisation de la régression.

116 E. Plan produit

Un plan produit est une autre approche des plans d'expériences introduite par Taguchi [7, pp. 119–156], généralement pour les problèmes de conception de paramètres robustes (Robust Parameter Design, RPD), qui combine des plans de facteurs contrôlables sous la forme d'un plan intérieur avec des facteurs de bruit sous la forme d'un plan extérieur. Une propriété importante de ce plan est qu'il permet d'avoir des informations sur l'interaction entre les facteurs de contrôle et les facteurs de bruit [9, pp. 556–557]. Ceci est important, par exemple, pour identifier les contraintes environnementales qui déclenchent la défaillance des chips résistifs, quels que soient les facteurs technologiques.

123

III. DESCRIPTION DE LA DEMARCHE ET APPLICATION SUR LES CHIPS RESISTIFS

A. Comme évoqué précédemment, les DMIAs sont fabriqués à partir d'un certain nombre de composants plus au moins
 critiques. Nous avons déjà réalisé une étude sur les condensateurs [3]. Dans cet article, nous appliquons la méthodologie
 orientée défauts qualité décrite ci-dessus aux chips résistifs pour les DMIAs.Profil de mission

L'environnement d'utilisation des DMIAs, à savoir le corps humain, n'est pas aussi hostile que le type d'environnement rencontré dans les applications spatiales et automobiles par exemple, à l'exception de l'humidité élevée du corps humain, mais les DMIAs passent par des phases spécifiques au cours de leur processus de fabrication qui ajoutent des contraintes relativement différentes de celles d'autres domaines, tels que la stérilisation et les processus de biocompatibilité. Ceci étant dit, cela signifie que tout composant électronique sera plus ou moins soumis à ces contraintes environnementales, en particulier les chips résistifs qui sont une partie omniprésente et importante de tout appareil électronique.

- B. Des calculs basés sur ce profil de mission et les paramètres de modèles d'accélération de FIDES ont donné des résultats très fiables des chips résistifs. De plus, les normes de qualification déjà établies ont un objectif de fiabilité difficile à démontrer. Par exemple, la norme AEC-Q200 prend un objectif de fiabilité de 99% à un niveau de confiance de 90% sur un profil automobile. L'objectif ici est donc bien déceler les défauts qualité sur un profil des DMIAs.FMMEA (Failure Modes and Mecanisms & Effects Analysis)
- 138 Les chips résistifs peuvent tomber en panne en raison de différents types de facteurs environnementaux telles que :
- Contrainte mécanique pouvant entraîner une séparation des électrodes conduisant à un mode de défaillance circuit
 ouvert [10].
- Contrainte de surintensité/surtension qui peut induire des courants excessifs ou des rapports de tension élevés
 provoquant une augmentation de la chaleur dans des régions localisées [10]. Cela peut conduire à un mode de défaillance en circuit ouvert.
- L'humidité qui augmente la résistance du composant en raison des réactions chimiques avec les matériaux conducteurs de la résistance [10].
- Le cyclage de puissance qui provoque une surchauffe des défauts localisés entraînant une rupture de fatigue induite thermo-mécaniquement [11].

La TABLE I présente un récapitulatif de la FMMEA pour les chips résistifs ordonnée par facteurs d'accélération, basé
sur l'analyse de l'état de l'art [10], [11], [12], [13], [14], [15], [16], [17], [18].

150 151

TABLE I. RECAPITULATIF DE LA FMMEA POUR LES CHIPS RESISTIFS.

Facteurs d'accélération	Mécanismes de défaillance	Mode de défaillance
Stress thermique	Fissure de la soudure	Dérive ; Circuit ouvert
	Séparation des électrodes	Dérive ; Circuit ouvert
Surcharge en puissance	ESD	Dérive ; Circuit ouvert
	Dommage à l'élément résistif	Dérive ; Circuit ouvert
	Détérioration de l'élément résistif	Dérive
Humidité + Courant	Corrosion	Dérive ; Circuit ouvert
	ECM	Dérive ; Court-circuit
Humidité + Courant + Sulfur	Sulfurisation	Dérive ; Circuit ouvert
Stress mécanique	Séparation des électrodes	Dérive ; Circuit ouvert

152 *C. Plan d'expérience*

La FMMEA a permis d'identifier les facteurs technologiques les plus associés aux défaillances. Ces facteurs sont présentés
 dans la Table II.

155

156

Table II. FACTEURS TECHNOLOGIQUES ET MODALITÉS AYANT UN IMPACT SUR LA FIABILITÉ.

		Modalités ou niveaux									
Technologie Utilisée	А	Couche épaisse	Couche mince								
Taille	В	01005	0201	0402	0603	0805	1206				
Valeur de la résistance	С	0,01 Ω	1Ω	10kΩ	100kΩ						
Fabricant	D	Fabricant_1	Fabricant_2	Fabricant_3	Fabricant_4	Fabricant_5	Fabricant_6				

¹⁵⁷ 158

Pour étudier la sensibilité de ces facteurs aux paramètres de stress environnementaux et leur impact sur la fiabilité des chips
 résistifs, un plan factoriel complet de type Taguchi est utilisé.

161 Comme indiqué précédemment, ce plan sera combiné à des essais de durée de vie accélérés sous forme de plan produit. 162 C'est-à-dire que chaque combinaison de facteurs technologiques (facteurs contrôlables), tels que définis dans le plan 163 d'expériences, sera testée sous chaque combinaison de facteurs environnementaux (facteurs de bruit) organisés sous la forme 164 de profils d'essais de durée de vie accélérés, tels que décrits dans la section suivante. Un extrait du plan est présenté en table 165 III. Notans que dans le plan final, il y a XX combinaisons et XX mesures (XX=XX*3)

165 III. Notons que dans le plan final, il y a XX combinaisons et YY mesures (YY=XX*3)

166 D. Protocoles d'essais accélérés

À partir de la FMMEA, on peut également directement observer que différents types de tests de durée de vie accélérée sont nécessaires pour observer les défaillances communes des résistances CMD. Concrètement, trois types de tests sont choisis, tout en restant dans les limites technologiques des composants pour ne provoquer que les mécanismes de défaillance des condition nominales des DMIAs :

- 1711. 16 cycles de cyclage thermique incluant l'humidité avec le profil décrit dans la Fig. 1. Le cyclage thermique peut172être décrit par la loi d'accélération de Coffin-Manson.
- 173 2. Single Pulse Load (Surcharge de puissance en impulsions).
- 174 3. Electrical Overload (Surcharge électrique).

Pour les résistances des tailles 0402 à 1206, elles doivent être soumises à chacun de ces tests de durée de vie séparément, tandis que les résistances plus petites des tailles 01005 à 0201 doivent être soumises uniquement à une surcharge électrique et à deux profils de cyclage thermique avec différentes valeurs de températures et des niveaux d'humidité relative. Il s'agit d'avoir plus d'informations sur les défaillances liées à l'humidité, car il a été remarqué via la FMMEA que la corrosion est aggravée pour les composants électroniques miniatures [17].

180



Fig. 1. Cyclage thermique pour les chips résistifs (un cycle).

181 E. Résultats et discussion

182 Les résultats des tests effectués sur les chips résistifs miniatures sont présentés dans Table III. Les défaillances sont 183 enregistrées lorsque la différence de valeur de résistance entre avant et après le test dérive au-delà de la tolérance spécifiée dans 184 les normes.

Comme indiqué précédemment, la méthode du plan produit de Taguchi permet une double analyse en examinant l'impact des facteurs technologiques (contrôlables) et des facteurs environnementaux (bruit) sur le nombre de défaillances. Plus précisément, on s'intéresse à deux questions : a) quels sont les facteurs technologiques les plus robustes, et b) quels sont les profils d'essai de durée de vie accélérée ou qui déclenchent le plus grand nombre de défaillances.

189 190

Table III. RESULTATS DES ESSAIS DE DUREE DE VIE ACCELERES POUR LES CHIPS RESISTIFS MINIATURES ALTS: TC – THERMAL
 CYCLING, EO - ELECTRICAL OVERLOAD).

Combination	А	AB	С	D	Nombre de défaillances (sur 24 composants)			
DoE		_	-		TC1	TC2	EO	
Run N°33	Thick	0201	10Ω	1	0	0	0	
Run N°34	Thick	0201	10KΩ	1	0	0	0	
Run N°35	Thick	0201	100KΩ	1	0	0	5	
Run N°36	Thick	0201	10Ω	2	0	0	0	
Run N°37	Thick	0201	10KΩ	2	0	0	0	
Run N°38	Thick	0201	100KΩ	2	0	0	0	
Run N°39	Thick	0201	10Ω	3	0	0	0	
Run N°40	Thick	0201	10ΚΩ 3 0		0	1	0	
Run N°41	Thick	0201	100KΩ	3	0	0	0	

Run N°48	Thick	01005	10Ω	1	3	0	0	
Run N°49	Thick	01005	10KΩ	1	1	0	1	
Run N°50	Thick	01005	100KΩ	1	0	0	4	
Run N°51	Thick	01005	100Ω	2	0	0	0	
Run N°52	Thick	01005	10KΩ	2	0	0	0	
Run N°53	Thick	01005	100KΩ	2	0	0	0	
Run N°54	Thick	01005	10Ω	3	0	0	0	
Run N°55	Thick	01005	10KΩ	3	1	0	1	
Run N°56	Thick	01005	100KΩ	3	0	0	0	
N.B.: Le numéro de chaque essai est uniquement à titre de référence en ce qui concerne les combinaisons des plans d'expériences. Les expériences concues elles-								

concerne les combinaisons des plans d'expériences. Les expériences conçues ellesmêmes sont menées dans un ordre aléatoire, un aspect important des conceptions Taguchi.

192

197

199

200

201

Pour éviter d'avoir des zéros dans le calcul de S/N (voir équation (2)) et parce que peu de défaillances sont observées, le nombre de défaillances peut être remplacé par la limite supérieure de confiance unilatérale de la proportion de défaillances au niveau de confiance de 95 %. « Par sécurité », on se concentre sur le scénario le plus défavorable en calculant la borne supérieure p_U en résolvant l'équation (1).

$$\sum_{k=0}^{N_d} \binom{n}{k} p_U^k (1-p_U)^{n-k} = \alpha \qquad (1)$$

198 Où :

• *n* : la taille de l'échantillon (= 24 dans le cas de cet article),

• *N_d* : le nombre des défaillances,

• α : le risque.

202 Table présente les résultats de ces calculs.

Les rapports signal/bruit (S/N) sont ensuite calculés à l'aide de formules qui varient selon que l'objectif est de maximiser ou
de minimiser la réponse. Le résultat idéal est évidemment toujours un rapport signal/bruit maximisé, quel que soit l'objectif, [7]
Pour calculer la ligne de S/N, l'intérêt se focalise sur l'identification de du facteur ALT qui déclenche le plus de défaillances,
c'est-à-dire que l'on cherche la proportion la plus élevée des défaillances, et dans ce cas le calcul de signal/bruit (S/N) est :

209

210

211

217

219

220

221

$$\frac{S}{N} = -10 \log \left[\frac{1}{nl} \sum_{i=1}^{i=nl} \frac{1}{Y_{ij}^2} \right]$$
(2)

208

Où :

• *S*/*N* : rapport Signal/Bruit pour la colonne j,

• *nl* : nombre de lignes (combinaison DOE),

• *Y_{ii}* : réponse pour la ligne i et la colonne j.

Les résultats sont les plus élevés pour le facteur EO (correspondant à S/N le plus grand, surligné en vert dans Table IV suivant le ligne S/N), ce qui signifie qu'il s'agit de du facteur ALT le plus efficace à détecter les défaillances parmi les trois.

Pour le calcul de la colonne de S/N, l'intérêt est de trouver la combinaison la plus robuste de facteurs technologiques face aux facteurs environnementaux. Par conséquent, l'intérêt correspond à la plus faible proportion de défaillances, et dans ce cas le calcul de signal/bruit (S/N) est :

$$\frac{S}{N} = -10 \log \left| \frac{1}{nc} \sum_{j=1}^{j=nc} Y_{ij}^2 \right|$$
(3)

218 Où :

• *S*/*N* : rapport Signal/Bruit pour la ligne i,

- *nc* : nombre de colonnes (profil d'essai),
- *Y_{ij}* : réponse pour la ligne i et la colonne j.

Les résultats de ces calculs donnent de nombreuses combinaisons robustes (correspondant à S/N plus grand, surligné en vert dans Table IV) et fournissent plus d'informations sur les combinaisons les moins robustes en raison du faible nombre de défaillances (correspondant à des S/N plus petits, surlignés en rouge dans Table IV). Une analyse de la variance (ANOVA) sur la moyenne et la variance de p_U (dans les colonnes "moyenne de p_sup" et "variance de p_sup" respectivement) peut fournir des informations supplémentaires sur l'impact des facteurs technologiques sur la défaillance.

L'ANOVA est un outil statistique souvent utilisé qui permet d'étudier l'impact des facteurs sur la réponse d'un point de vue statistique. Elle estime les effets des facteurs technologiques sur la réponse étudiée, ce qui permet de déterminer la valeur théorique (valeur attendue) de la réponse. Cela fournit des informations sur la tendance de la réponse par rapport aux facteurs technologiques. Particulièrement, après l'analyse des résultats de calculs, on pourra remarquer, en regardant le code couleur au long des lignes dans Table (le dégradé de couleur rouge qui signifie le résultat non-souhaité), que les résistances miniatures ayant une valeur de résistance aussi élevée que 100 kΩ et fabricant 1 sont associés à une proportion élevée de défaillances et à une variance accrue.

Les valeurs théoriques de la moyenne et de l'écart-type sont calculées en suivant le modèle suivant :

- $Y \sim = M + [E_{A1} E_{A2}][A] + [E_{B1} E_{B2}][B] + [E_{C1} E_{C2} E_{C3}][C] + [E_{D1} E_{D2} E_{D3} E_{D4}][D]$
- 235 236 237

238 239 Où :

234

- *M* : la moyenne de la réponse à analyser (la moyenne des moyennes ou la moyenne des variance),
- $[E_{A1} E_{A2}]$: le vecteur des effets estimés des niveaux du facteur A,
- [A]: les niveaux du facteur A ($[A] = [1 \ 0]$ si le niveau de A est à « Thick », et $[A] = [0 \ 1]$ s'il est à « Thin »).

240 Les effets de chaque niveau de chaque facteur sont estimés à partir des réponses observées suivant le même modèle.

241 242

Table IV. RESULTATS DES CALCULS SUR LE PLAN PRODUIT.

Combinaison DOE	Matériau	Taille de boîtier	Valeur de résistance	Fabrica nt	limite confia	supérieu ince unila (p_sup)	ure de atérale	2	Moyenne de p_sup	3 Variance de p_sup	Moyenne_th eo	Ecart- type_theo
Colonne1 💌	Colonn 🔻	Coloni 🔻	Colonne4 🔻	Color 🔻	TC1 -	TC2 💌	EO1 -	S/N 🗵	Colonne 💌	Colonne 💌	Colonne92 🔻	Colonne 🔻
RUN N°33	Thick	0201	10Ω	1	0,14	0,14	0,14	25,96	0,14	0,000	0,17	0,07
Run N°34	Thick	0201	10ΚΩ	1	0,14	0,14	0,14	25,96	0,14	0,000	0,18	0,07
Run N°35	Thick	0201	100ΚΩ	1	0,14	0,14	0,42	20,41	0,24	0,017	0,19	0,09
Run N°36	Thick	0201	10Ω	2	0,14	0,14	0,14	25,96	0,14	0,000	0,13	0,03
Run N°37	Thick	0201	10ΚΩ	2	0,14	0,14	0,14	25,96	0,14	0,000	0,14	0,04
Run N°38	Thick	0201	100ΚΩ	2	0,14	0,14	0,14	25,96	0,14	0,000	0,15	0,05
Run N°39	Thick	0201	10Ω	3	0,14	0,14	0,14	25,96	0,14	0,000	0,14	0,03
Run N°40	Thick	0201	10ΚΩ	3	0,14	0,21	0,14	24,50	0,17	0,001	0,15	0,04
Run N°41	Thick	0201	100ΚΩ	3	0,14	0,14	0,14	25,96	0,14	0,000	0,16	0,05
RUN N°48	Thick	01005	10Ω	1	0,32	0,14	0,14	22,18	0,20	0,007	0,19	0,07
Run N°49	Thick	01005	10ΚΩ	1	0,21	0,14	0,21	23,41	0,19	0,001	0,19	0,07
Run N°50	Thick	01005	100ΚΩ	1	0,14	0,14	0,37	21,24	0,22	0,012	0,20	0,10
Run N°51	Thick	01005	100Ω	2	0,14	0,14	0,14	25,96	0,14	0,000	0,14	0,03
Run N°52	Thick	01005	10ΚΩ	2	0,14	0,14	0,14	25,96	0,14	0,000	0,15	0,04
Run N°53	Thick	01005	100ΚΩ	2	0,14	0,14	0,14	25,96	0,14	0,000	0,16	0,05
Run N°54	Thick	01005	10Ω	3	0,14	0,14	0,14	25,96	0,14	0,000	0,15	0,02
Run N°55	Thick	01005	10ΚΩ	3	0,21	0,14	0,21	23,41	0,19	0,001	0,16	0,03
Run N°56	Thick	01005	100ΚΩ	3	0,14	0,14	0,14	25,96	0,14	0,000	0,17	0,06
			1	S/N	-15,19	-15,54	-14,93	Μογ	0,16	0,002		

256

257

258 259

260

243 244

- Pour récapituler, les résultats de Table IV. permettent de faire les observations suivantes et les conclusions associées :
 - 1. Suivant la ligne S/N, le facteur ALT qui maximise S/N donc qui permet de provoquer le plus grand nombre de défaillance correspond à EO => EO est le facteur ALT le plus discriminant parmi les trois facteurs de bruit.
 - 2. Suivant la colonne S/N, la combinaison des facteurs contrôlables qui (inversement) minimisent le S/N sont les moins robustes => les chips résistifs miniatures « thick » les moins robustes aux facteurs bruits sont associés au fabricant 1 et aux valeurs de résistance relativement plus grandes.
 - 3. Les moyennes et les variances théoriques de p_sup sont plus grandes pour les chips résistifs du fabricant 1 et surtout pour les grandes valeurs de résistance => le fabricant 1 et les grandes valeurs de résistances contribuent à la défaillance des chips résistifs miniatures « thick ».

L'ANOVA peut être facilement effectuée par le logiciel MATLAB sur la moyenne de p_sup comme réponse. Les résultats sont montrés dans Table V. où :

- Somme des carrés pour un facteur donné est la somme des carrés des écarts des réponses théoriques (liées à ce facteur) à la moyenne totale.
- Moyennes des carrés pour un facteur donné est la somme des carrés de ce facteur divisée par son degré de liberté.
- Résidus sont les écarts entre les réponses observées et les réponses théoriques.
- Total est les écarts entre les réponses observées et la moyenne totale.
- F est le rapport de la moyenne des carrés pour un facteur donné sur la moyenne des carrés des résidus.
- pValue est la probabilité que la statistique F, telle que calculée sous l'hypothèse nulle, puisse prendre une valeur supérieure à la valeur calculée de la statistique de test (dérivée de la distribution F).

264 On remarque que pValue en dessous de 0.05 correspond à celle du facteur Fabricant, ce qui signifie que ce facteur est le 265 plus statistiquement significatif.

266

267

	Somme des carrés	Degrés de liberté	Moyennes des carrés	F	pValue
Matériau	0	0	0	0	NaN
Taille de boîtier	7.12 x 10 ⁻⁴	1	7.12 x 10 ⁻⁴	1.10	0.31
Valeur de résistance	10-3	2	5.02 x 10 ⁻⁴	0.78	0.48
Fabricant	6.90 x 10 ⁻³	2	3.4 x 10 ⁻³	5.35	0.02
Résidus	7.74 x 10 ⁻³	12	6.45 x 10 ⁻⁴	NaN	NaN
Total	1.64 x 10 ⁻²	17	NaN	NaN	NaN

Table IV. RESULTATS D'ANOVA SUR LE LOGICIEL MATLAB (SUR LA MOYENNE DE P_SUP).

268 269

IV. CONCLUSION

270 Cet article présente une méthodologie de qualification des composants électroniques, en particulier des résistances à CMS 271 pour les dispositifs médicaux implantables actifs (DMIAs). La méthodologie consiste à définir le profil de mission de ce qui 272 inclut l'exploration des diverses contraintes environnementales auxquelles les DMIAs sont confrontés au cours de leur cycle de 273 vie. Ensuite, il est important de comprendre la physique de la défaillance qui entre en jeu lorsque les contraintes 274 environnementales sont appliquées aux composants électroniques. Cette compréhension peut être utilisée pour générer une 275 analyse FMMEA. À partir de cette analyse, des essais de durée de vie accélérés peuvent être définis sur la base de principes statistiques tels que l'échantillonnage, dans le but de déterminer si la défaillance est plus susceptible de se produire en raison 276 277 de défauts ou du vieillissement. L'analyse permet également d'identifier les facteurs technologiques associés à la défaillance. 278 Ces facteurs peuvent être organisés dans un plan d'expériences produit afin d'analyser, grâce aux différentes méthodes 279 statistiques, les effets de ces facteurs sur la défaillance et d'améliorer la compréhension de leur fiabilité. Finalement, l'analyse 280 des résultats peut se faire grâce aux différentes méthodes, comme l'analyse de variance (ANOVA). Dans cet article, les analyses statistiques ont permis de démontrer que le test d'Electrical Overload est efficace pour détecter les défauts des chips résistifs et 281 282 que le process de fabrication peut influencer la robustesse des chips résistifs miniatures face aux facteurs environnementaux.

283

REFERENCES

- P. RENARD, 'De l'aéronautique au médical : une voie tracée par des exigences communes', DeviceMed.fr. Accessed:
 Nov. 08, 2018. [Online]. Available: https://www.devicemed.fr/dossiers/composants-oem/pompes_electrovannes/de laeronautique-au-medical-une-voie-tracee-par-des-exigences-communes/17056
- [2] F.-E. Indmeskine, J. Bastid, S. Laurent, H. Marceau, C. Douard, and A. Kobi, 'État de l'art des contraintes et des procédés d'assemblage applicables aux composants électroniques pour application médicale et qualification de la fiabilité', presented at the Congrès Lambda Mu 23 « Innovations et maîtrise des risques pour un avenir durable » - 23e
 Congrès de Maîtrise des Risques et de Sûreté de Fonctionnement, Institut pour la Maîtrise des Risques, Oct. 2022.
 Accessed: Mar. 10, 2023. [Online]. Available: https://hal.science/hal-03878309
- [3] F.-E. Indmeskine, L. Saintis, A. Kobi, and M. Barreau, 'Predictive Reliability Modelling Based On Combination of
 DoE And ALT', *the 34-th European Safety and Reliability Conference (ESREL)*, Jagiellonian University, Cracow,
 Poland, 2024.
- [4] 'Handbook for Robustness Validation of Automotive Electrical/Electronic Modules', ZVEI Zentralverband
 Elektrotechnik- und Elektronikindustrie e. V. (German Electrical and Electronic Manufacturers' Association)
 Electronic Components and Systems Division, 2013.

[5] T. I. Băjenescu and M. I. Bâzu, *Reliability of Electronic Components*. Berlin, Heidelberg: Springer Berlin Heidelberg,
 1999. doi: 10.1007/978-3-642-58505-0.

- 300 [6] W. Nelson, Accelerated testing: statistical models, test plans and data analysis. Hoboken, N.J: Wiley, 2004.
- 301 [7] M. Pillet, *Les plans d'expérience par la méthode Taguchi*. Editions d'organisation, 1997.
- NIST/SEMATECH e-Handbook of Statistical Methods. Accessed: May 27, 2022. [Online]. Available:
 https://www.itl.nist.gov/div898/handbook/apr/section1/apr14.htm#LARtable
- 304 [9] D. C. Montgomery, *Design and analysis of experiments*, Eighth edition. Hoboken, NJ: John Wiley & Sons, Inc, 2013.

P. L. Martin, *Electronic failure analysis handbook: techniques and applications for electronic and electrical packages, components, and assemblies.* McGraw-Hill Education, 1999.

- J. Brusse and L. Panashchenko, 'A Screening Method Using Pulsed-Power Combined with Infrared Imaging to Detect
 Pattern Defects in Bulk Metal Foil or Thin Film Resistors', No. GSFC-E-DAA-TN58702, 2018.
- 309 [12] M. Schaldach, Design and reliability considerations in implants. doi: 10.1109/IEMBS.1988.94891.
- [13] R. W. Kuehl, 'Stability of thin film resistors Prediction and differences base on time-dependent Arrhenius law',
 Microelectronics Reliability, vol. 49, no. 1, pp. 51–58, Jan. 2009, doi: 10.1016/j.microrel.2008.10.013.
- [14] M. Reid, M. N. Collins, E. Dalton, J. Punch, and D. A. Tanner, 'Testing method for measuring corrosion resistance of surface mount chip resistors', *Microelectronics Reliability*, vol. 52, no. 7, pp. 1420–1427, Jul. 2012, doi: 10.1016/j.microrel.2012.02.020.
- [15] A. Shrivastava, A. Amin, B. Sood, M. Azarian, M. Pecht, and M. Zagami, 'Thick Film Resistor Failures', presented at the ISTFA 2008, ASM International, Nov. 2008, pp. 59–64. doi: 10.31399/asm.cp.istfa2008p0059.

- T. I. Băjenescu, T.-M. I. Băjenescu, and M. I. Bâzu, *Component Reliability for Electronic Systems*. Artech House,
 2010.
- 319 [17] M. Cole et al., HARSH ENVIRONMENT IMPACT ON RESISTOR RELIABILITY, SMTAI. Orlando, FL, 2010.
- [18] T. Rovensky, A. Pietrikova, I. Vehec, and L. Livovsky, 'Stability of miniaturized non-trimmed thick- and thin-film
 resistors', *Microelectronics Reliability*, vol. 84, pp. 88–94, May 2018, doi: 10.1016/j.microrel.2018.03.011.

323